Перевод: со всех языков на английский
- Со всех языков на:
- Русский
delay-insensitive circuit
Ничего не найдено.
Попробуйте поискать во всех возможных языках
или измените свой поисковый запрос.
См. также в других словарях:
Delay insensitive circuit — A delay insensitive circuit is a type of asynchronous circuit which performs a logic operation often within a computing processor chip. Instead of using clock signals or other global control signals, the sequencing of computation in delay… … Wikipedia
Delay Insensitive Minterm Synthesis — Invented by David E. Muller, the DIMS (Delay Insensitive Minterm Synthesis) system[1] is an asynchronous design methodology making the least possible timing assumptions. Assuming only the Quasi Delay Insensitive delay model the generated designs… … Wikipedia
Quasi Delay Insensitive — (QDI) circuits are a class of almost delay insensitive asynchronous circuits which are invariant to (and make no assumptions about) the delays of any of the circuit s wires or elements, except to assume that certain fanouts are isochronic.… … Wikipedia
Asynchronous circuit — An asynchronous circuit is a circuit in which the parts are largely autonomous. They are not governed by a clock circuit or global clock signal, but instead need only wait for the signals that indicate completion of instructions and operations.… … Wikipedia
Guarded Command Language — The Guarded Command Language (GCL) is a language defined by Edsger Dijkstra for predicate transformer semantics cite web | last=Dijkstra | first=Edsger W | authorlink=E. W. Dijkstra | url=http://www.cs.utexas.edu/users/EWD/ewd04xx/EWD472.PDF |… … Wikipedia
Asynchrone Prozessorarchitektur — beschreibt ein bisher noch wenig verbreitetes Design von Prozessoren, das ohne zentralen Taktgeber auskommt. Anstatt alle Bauelemente mit einem gemeinsamen Taktsignal zu versorgen, ist der Prozessor aus asynchronen Schaltkreisen aufgebaut, die… … Deutsch Wikipedia
Asynchroner Prozessor — Asynchrone Prozessorarchitektur beschreibt ein bisher noch wenig verbreitetes Design von Prozessoren, das ohne zentralen Taktgeber auskommt. Anstatt alle Bauelemente mit einem gemeinsamen Taktsignal zu versorgen, ist der Prozessor aus asynchronen … Deutsch Wikipedia
Taktloser Prozessor — Asynchrone Prozessorarchitektur beschreibt ein bisher noch wenig verbreitetes Design von Prozessoren, das ohne zentralen Taktgeber auskommt. Anstatt alle Bauelemente mit einem gemeinsamen Taktsignal zu versorgen, ist der Prozessor aus asynchronen … Deutsch Wikipedia
Asynchronous systems — In a synchronous system, operations are coordinated under the centralized control of a fixed rate clock signal or several clocks. An asynchronous digital system, in contrast, has no global clock: instead, it operates under distributed control,… … Wikipedia
Асинхронная логика — Содержание 1 Принцип самосинхронности 2 Краткая история … Википедия
explosive — explosively, adv. explosiveness, n. /ik sploh siv/, adj. 1. tending or serving to explode: an explosive temper; Nitroglycerin is an explosive substance. 2. pertaining to or of the nature of an explosion: explosive violence. 3. likely to lead to… … Universalium